【導讀】設計中可能包含需要雙極電源的傳感器或 IC，或者您需要充分利用雙極輸入模數(shù)轉換器 (ADC) 的動態(tài)范圍。分割電壓軌的另一個原因是，如果您在單電源軌設計中需要中間軌偏置電壓。
設計中可能包含需要雙極電源的傳感器或 IC，或者您需要充分利用雙極輸入模數(shù)轉換器 (ADC) 的動態(tài)范圍。分割電壓軌的另一個原因是，如果您在單電源軌設計中需要中間軌偏置電壓。
術語“電源軌分離器”描述了為電路創(chuàng)建新的 0-V 參考點，通常是單電源軌 VDD 的電源電壓 (VDD) 的中點除以 2?？偪捎秒妷罕３植蛔儯梢詫⑵湟暈樵谛碌?0-V 參考上下分布的雙極電源 ±VDD/2，這被稱為“虛擬接地”。
創(chuàng)建新虛擬接地的軌道分離器必須能夠提供或吸收負載電流，并且必須在其輸出端具有電容去耦負載的情況下保持穩(wěn)定。生成虛擬接地的一種方法是使用配置為單位增益緩沖器的運算放大器 (op amp)。
軌道分離中的運算放大器
運算放大器緩沖器的輸入電壓來自電阻分壓器，該分壓器設置為電源電壓的一半 (VDD/2)。分壓器與 C3 分離，以穩(wěn)定電壓，防止 VDD 上的噪聲或紋波 (圖 1 )。添加 R3 可限制流入運算放大器非反相引腳的任何電流。當 VDD 上升或下降以及 C1、C2 和 C3 電容器充電或放電時，該電流可以流動。
圖 1電壓軌分離器使用運算放大器的方式。來源：德州儀器
因此，運算放大器的輸出為 Vsplit = VDD/2。緩沖器的輸出應采用電容去耦，電源軌通常就是這種情況。但是，大多數(shù)運算放大器即使有幾十皮法的輸出負載電容也會變得不穩(wěn)定，需要額外的技術才能使其穩(wěn)定。
因此，請選擇具有無限輸出負載電容的固有穩(wěn)定性運算放大器。對于此設計研究，我們使用OPA994，它可自動檢測其輸出上的負載電容并優(yōu)化其內(nèi)部補償以允許使用大輸出電容。它還能夠在提供或吸收數(shù)十毫安負載的同時保持 VDD/2 輸出，如數(shù)據(jù)表曲線中不同 VDD 值所示。
考慮到溫度和電源電壓變化的壞影響，以及設備是拉電流還是吸電流，拉電流或吸電流的安全值為 ±30 mA。可以使用與應用相對應的數(shù)據(jù)表曲線來增加此 ±30 mA 電流。
我們在TINA-TI仿真軟件中模擬了 OPA994 軌道分配器，以檢查其輸出頻率響應穩(wěn)定性。圖 2中的波特圖顯示了穩(wěn)定的響應，在 16.65 kHz 的交叉頻率下相位裕度為 66.7 度。為了實現(xiàn)該響應，OPA994 自動將其帶寬從 18 MHz 降低到 16.65 kHz。
圖 2 OPA994 的波特圖仿真顯示了其反相輸入的輸出。來源：德州儀器
我們對圖 1 進行了時域仿真，其中我們將負載瞬變應用于輸出（圖 3）。這涉及切換連接在 Vsplit 和原始 0 V 之間的 120 Ω 電阻負載。我們在 t = 2 ms 時施加負載，并在 t = 6 ms 時移除它。連接在 VDD 和 Vsplit 之間的第二個 120 Ω 電阻負載在 t = 4 ms 時切換，并在 t = 8 ms 時移除。120 Ω 負載為 2.5 V，120 Ω ≈ 21 mA 瞬態(tài)負載電流。
圖 3仿真顯示了負載瞬變?nèi)绾螒糜谳敵?。來源：德州儀器
模擬的目的是查看 Vsplit 的電壓偏差并檢查穩(wěn)定性，這由阻尼良好的響應來表示。在大多數(shù)應用中，負載瞬變會小得多，因此此模擬顯示的是糟糕的情況。如您所見，響應阻尼良好。對于 21 mA 負載階躍（源或接收器），輸出偏差為 9 mV，恢復時間為 0.37 毫秒。
參考運算放大器
在實際應用中，供電負載通?？梢允沁\算放大器信號鏈。在圖 4所示的 TINA-TI 仿真中，OPA171運算放大器參考 OPA994 的 Vsplit 虛擬接地輸出。OPA171 運算放大器配置為增益為 -100 的反相放大器。OPA171 的電壓輸入 (V IN ) 是 ±20 mV 峰值正弦波，也參考 Vsplit。
圖 4上圖顯示了 OPA994 分軌和 OPA171 反相放大器仿真。來源：德州儀器
圖 5的仿真輸出顯示，OPA994 (ILOAD) 僅提供少量電流 (±20 μA)，對 Vsplit 軌的干擾可以忽略不計。OPA171 的靜態(tài)電流來自 VDD 至 0 V，OPA994 分離軌的電流來源或吸收來自 Vsplit 參考輸入和輸出信號。
圖 5仿真輸出顯示 OPA994 僅提供少量電流，對 Vsplit 軌的干擾可以忽略不計。來源：德州儀器
OPA171 輸出為 ±2 V，由于運算放大器的輸入失調電壓乘以其噪聲增益（即增益為 101），因此存在額外的輸出電壓分量。OPA171 的共模抑制比可減弱 Vsplit 上的干擾或失調。
我們測試了圖 1 所示的電路，并將 120 Ω 的開關負載從 Vsplit 切換到原始的 0 V，以測試負載瞬態(tài)響應。圖 6顯示了交流耦合 Vsplit 輸出，并給出了 4 mV 峰峰值偏差，反映了模擬結果。
圖 6測試結果顯示 120 Ω 負載接通和斷開。來源：德州儀器
然后我們使用±20 mV、1 kHz 正弦波輸入測試了圖 4 所示的電路。圖 7中的測試結果顯示，輸出為±2 V（相對于 Vsplit 虛擬地），加上偏移（給定運算放大器的輸入偏移電壓）。
圖 7上圖顯示了 OPA171 輸出（G = –100），輸入為 ±20 mV。來源：德州儀器
與所有運算放大器一樣，Vsplit 輸出失調電壓會隨負載電流而變化。圖 1 顯示了此模擬結果，而圖 8顯示了 ±40 mA 負載范圍內(nèi)的結果以及該負載范圍內(nèi)的 14 mV 偏差。
圖 8顯示負載電流隨 Vsplit 變化的情況。來源：德州儀器
0 mA 時的 3 mV 失調電壓歸因于運算放大器的失調電壓，加上 R1、R2 和 R3 電阻中輸入偏置電流的失調電壓。在運算放大器的反饋路徑中增加一個等于分壓器電阻 (R1//R2) 和 R3 (6 kΩ) 的并聯(lián)組合的電阻，可消除偏置電流引起的失調電壓。
免責聲明：本文為轉載文章，轉載此文目的在于傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問題，請聯(lián)系小編進行處理。
推薦閱讀：
隔離式狀態(tài)監(jiān)控通道之間的相位匹配：DAQ μModule應用
