【導讀】耐輻射低壓降穩(wěn)壓器 (LDO) 是許多航天級子系統(tǒng)（包括現(xiàn)場可編程門陣列 (FPGA)、數(shù)據(jù)轉換器和模擬電路）的重要電源元件。LDO 有助于確保為性能取決于干凈輸入的元件提供穩(wěn)定的低噪聲和低紋波電源。
但是，市場中有如此多的LDO，如何為子系統(tǒng)選擇合適的耐輻射器件呢？讓我們看看一些設計規(guī)格和器件特性，以幫助您做出這個決定。
航天級LDO的壓降
LDO的壓降是輸入電壓和輸出電壓之間的電壓差，在該電壓差下 LDO 停止調節(jié)輸出電壓。壓降規(guī)格越小，能夠實現(xiàn)的工作電壓差就越小，從而使功率耗散和熱耗散更少，并從本質上提高最大效率。這些優(yōu)勢在更高的電流下會變得更加顯著，如公式 1 所示：
LDO 功率耗散 = (VIN - VOUT) x IOUT (1)
在耐輻射方面，很難找到在輻射、溫度和老化方面提供強大性能的真正低壓降穩(wěn)壓器。例如，TI 的耐輻射 LDO TPS7H1101A-SP 能夠在 3A 電流下提供 210mV 的典型壓降 (Vdo)，該壓降目前在市場上屬于超低水平。如果您有標準的 5V、3.3V、2.5V 或 1.8V 電源軌可用，該LDO 可以將輸出電壓調低至 0.8V 以提供任何所需的電壓，以及一個或多個航天級模數(shù)轉換器 (ADC) 或時鐘所需的電流。
航天級LDO的噪聲性能
隨著衛(wèi)星在太空中運行10年或更長時間，使機載集成電路充分發(fā)揮性能有助于確保設計壽命。為了向高性能時鐘、數(shù)據(jù)轉換器、數(shù)字信號處理器或模擬元件提供干凈、低噪聲的電源軌，LDO 電路需產生超小的內部噪聲。由于不容易濾除內部產生的 1/f 噪聲，因此應采用具有固有低噪聲特性的 LDO。低頻噪聲通常是最大的，也是最難濾除的。TPS7H1101A-SP 提供超低的 1/f 噪聲水平，在 10Hz 頻率下的峰值約為 1μV/√Hz。有關 RMS 噪聲隨頻率變化的情況，請參閱下面的圖 1。
圖 1：TPS7H1101A-SP 噪聲
航天級 LDO 的 PSRR
電源抑制比 (PSRR) 用于衡量 LDO 清除或抑制由上游其他元件傳入噪聲的能力。對于高端 ADC，為了更大限度地減少位錯誤，輸入電源噪聲要求不斷提高。鑒于控制環(huán)路的特性，在較高的頻率下，很難獲得高PSRR。通常，設計人員需要使用外部元件來濾除噪聲，從而達到可接受的有效 PSRR，但會增加解決方案尺寸 – 這對于航天應用而言是一個明顯的問題，因為尺寸和重量會直接影響衛(wèi)星發(fā)射成本。在上游電源的開關頻率下，需要特別注意 PSRR（因為在該頻率下存在電壓紋波）。此外，由于開關諧波的影響，在該頻率下也要妥善考慮 PSRR。如果您期望實現(xiàn)出色的 PSRR，TPS7A4501-SP LDO 可在 100kHz 的頻率下提供超過 45dB 的 PSRR。
其他重要的 LDO 特性
除壓降、PSRR 和噪聲之外，讓我們看看實現(xiàn)耐輻射 LDO 性能不可或缺的幾項出色特性。
使能。在太空中，太陽能電池板只能提供一定的電能，而許多功能都依靠電能才能運行。利用使能特性，您可以在任何給定的時間指定 LDO 是打開還是關閉，事實證明，該特性對于節(jié)省整體功率預算而言至關重要。使能引腳對于上電時序而言也很重要，而新一代 FPGA 對上電時序的需求越來越大。
軟啟動。電壓上升過快可能會導致電流過沖或過大的峰值浪涌電流，從而損壞 FPGA 或 ADC 等下游器件。軟啟動特性可調節(jié)啟動時輸出電壓上升的速度。軟啟動還可以防止上游電源產生過電流，從而防止出現(xiàn)不可接受的電壓下降。
輸出電壓精度。通常，Xilinx KU060 等較新的航天級 FPGA 對每個電源軌都有嚴格的輸入電壓容差要求，以實現(xiàn)最佳性能。為確保您的設計在輻射暴露和壽命終止條件下滿足嚴格的精度要求，請采用 TPS7H1101A-SP 等器件，該器件位于 KU060 開發(fā)板上。
尺寸。除了采用易于布局的小型封裝之外，減小解決方案尺寸的其他方法包括限制 LDO 的外部元件數(shù)量，實現(xiàn)更多集成功能、更好的 PSRR 和噪聲規(guī)格，以及在單粒子效應下實現(xiàn)更可靠的耐輻射性能。TI 的 TPS7A4501-SP 在封裝尺寸、布局和解決方案尺寸方面都是一款業(yè)界超小的耐輻射 LDO。
結語
面對如此多的器件，選擇一款合適的 LDO 可能很困難，應從哪些功能和特性最重要的角度考慮。例如，如果您的應用要為高端 FPGA 或高速數(shù)據(jù)轉換器供電，則輸出電壓精度、基準精度、PSRR 和噪聲等特性可能是需要優(yōu)先考慮的因素。不過，如果您要設計低性能模擬電路或使用容差要求不那么嚴格的舊 FPGA，那么在保持適當功能的同時擁有尺寸超小、成本超低的解決方案可能是更好的選擇。
免責聲明：本文為轉載文章，轉載此文目的在于傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問題，請聯(lián)系小編進行處理。
推薦閱讀：
